MDC第二論壇

MDC第二論壇

首頁 | 會員資料 | 註冊 | 最新發表 | 會員列表 | 傳訊 | 搜尋 | 常見問題

所有討論區

閑聊區

MDC交誼廳

半導體產業/電子科技(3)

請注意: 你必須先註冊才能夠發表回覆.
請按下這裡, 註冊. 註冊一切免費!

視窗大小:

UserName:

Password:

編輯模式:

編輯:

內文:

* HTML is OFF
* Forum Code is ON

表情符號

按這裡將簽名擋包含在發表中.

T O P I C R E V I E W
WingStar	Posted - 07/10/2026 : 15:54:15 前欄已滿 http://www.acewings.com/cobrachen/forum/topic.asp?TOPIC_ID=11888 換新討論
25 L A T E S T R E P L I E S (Newest First)
cph0516	Posted - 10/14/2026 : 08:32:41 真的是工業大國怎會全面追繳五險一金月薪3000要繳1500真是棒棒的.不繳的還要判刑入獄所以這所謂的自稱大國連人民生存保障都有問題.失業高達6千萬人還是低估紅共蛆蛆是不是已經沒有韭菜可以爽割只能到處抓人.來逼繳各種罰款
skyflyer	Posted - 10/14/2026 : 08:16:47 quote: Originally posted by cph0516 勉強夠用是搞笑吧其实是很够用，前面我谦虚一下而已。因为中国大陆整体工业能力比美国及其附庸强太多。比如电力技术遥遥领先美国，可以廉价稳定的电力解决7/6nm做计算卡能效比不如3/4nm的问题，比如光通信技术遥遥领先美国，可以用更高的多卡互联效率弥补7nm/6nm单卡算力较差的问题。ai计算进入超大集群是时代，又进入华为主场了，光交换技术和背板互联是华为十多年前搞大型交换机做巨量数据交换早玩熟了，所以出手就是384卡节点，明年第二季度要出1024卡互联节点，老黄还在那吭哧吭哧呢折腾72卡。。独一档超级工业大国的综合能力，不是岛上呱呱呱的绿蛙可以理解的。
cph0516	Posted - 10/14/2026 : 05:49:48 勉強夠用是搞笑吧看看支那人的自駕車.三不五時出車禍就是所使用的半導體晶片.水準太低導致特斯拉自駕可以美國東岸開到西岸.數千公里不介入而華萎自駕只會甩給車主然後撞車.真是遙遙領先
skyflyer	Posted - 10/13/2026 : 22:37:14 quote: Originally posted by WingStar https://www.reuters.com/technology/huaweis-new-chip-breakthrough-likely-trigger-closer-us-scrutiny-analysts-2023-09-05/ https://www.eetimes.com/mature-node-foundries-face-overcapacity-from-china/ https://www.semiconductors.org/sia-report-highlights-strategies-for-strengthening-supply-chains-supporting-the-u-s-chip-ecosystem/ https://www.digitimes.com/news/a20240301PD209/smic-5nm-ic-manufacturing-china.html 根據美國智庫戰略與國際研究中心(CSIS)的專題分析，華盛頓與布魯塞爾近年高度擔憂大陸政府的產業補貼政策，可能使成熟製程半導體(Mature-Node Semiconductors，定義為28nm或以上的製程)重演過去太陽能光電(PV)與電動車(EV)的低價傾銷海嘯，進而破壞全球市場結構，然而，這項廣為流傳的擔憂在半導體領域中其實存在誤解，成熟製程晶片高度多樣化，涵蓋邏輯、電源管理、射頻及類比晶片，並廣泛應用於汽車、醫療器材與工業自動化，各節點的供需動態完全不同，無法一概而論驅動大陸晶圓廠大舉擴產的關鍵核心，主要在於滿足其龐大的內需市場，而非一開始就鎖定海外出口，在歐美祭出先進製程設備出口管制後，北京當局傾全力補貼，使大陸的晶圓代工服務(Foundry)與整合元件製造廠(Integrated Device Manufacturer，IDM)比例，預計從2023年的60:40在2030年拉開至64:36，產業報告預估，隨著這波擴產在未來2到5年內陸續到位，到了2030年，大陸本土的產能將可覆蓋國內約90%的晶片需求(2020年時僅能滿足37%)，這代表中芯國際(SMIC)等廠商在5年前60%產能服務國外客戶，如今已有接近80%的產能轉為供應大陸本土客戶，全球市場被惡意傾銷的風險在實務上已被內需大幅沖淡即便大陸成熟製程的產能急遽增加，全球供應鏈也正在形成雙軌化的市場分流(Bifurcation)而非單向崩潰，目前大陸製晶片在消費性電子領域雖具競爭力，但在安全要求極高的汽車領域(如先進駕駛輔助系統ADAS平台)，其可靠度仍明顯落後，恩智浦(NXP)、英飛凌(Infineon)、瑞薩(Renesas)及德州儀器(TI)等國際車用晶片廠商在大陸依然穩居主導地位，此外，全球如格羅方德(GlobalFoundries)、台積電(TSMC)與力積電(PSMC)等晶圓廠，也正同步在美國、新加坡、日本、德國與印度擴建成熟製程產能，這為跨國原廠委託製造(OEM)提供更多元分散的供應鏈足跡先进产能也在极速扩张。虽然smicn+2+3只相当于台积电7nm6nm水平，但是拿来做手机和计算芯片勉强够用。计算卡同等算力比起用tsmc的美国公司的卡功耗大只能靠去西北低温地区且电力便宜基建便宜的地方建设数据中心对冲。总体还能接受，比没有好。汽车电子到还行，因为国产品牌极速扩张，为国产功率半导体和国产mcu提供了庞大的需求。
WingStar	Posted - 10/13/2026 : 19:55:17 https://www.reuters.com/technology/huaweis-new-chip-breakthrough-likely-trigger-closer-us-scrutiny-analysts-2023-09-05/ https://www.eetimes.com/mature-node-foundries-face-overcapacity-from-china/ https://www.semiconductors.org/sia-report-highlights-strategies-for-strengthening-supply-chains-supporting-the-u-s-chip-ecosystem/ https://www.digitimes.com/news/a20240301PD209/smic-5nm-ic-manufacturing-china.html 根據美國智庫戰略與國際研究中心(CSIS)的專題分析，華盛頓與布魯塞爾近年高度擔憂大陸政府的產業補貼政策，可能使成熟製程半導體(Mature-Node Semiconductors，定義為28nm或以上的製程)重演過去太陽能光電(PV)與電動車(EV)的低價傾銷海嘯，進而破壞全球市場結構，然而，這項廣為流傳的擔憂在半導體領域中其實存在誤解，成熟製程晶片高度多樣化，涵蓋邏輯、電源管理、射頻及類比晶片，並廣泛應用於汽車、醫療器材與工業自動化，各節點的供需動態完全不同，無法一概而論驅動大陸晶圓廠大舉擴產的關鍵核心，主要在於滿足其龐大的內需市場，而非一開始就鎖定海外出口，在歐美祭出先進製程設備出口管制後，北京當局傾全力補貼，使大陸的晶圓代工服務(Foundry)與整合元件製造廠(Integrated Device Manufacturer，IDM)比例，預計從2023年的60:40在2030年拉開至64:36，產業報告預估，隨著這波擴產在未來2到5年內陸續到位，到了2030年，大陸本土的產能將可覆蓋國內約90%的晶片需求(2020年時僅能滿足37%)，這代表中芯國際(SMIC)等廠商在5年前60%產能服務國外客戶，如今已有接近80%的產能轉為供應大陸本土客戶，全球市場被惡意傾銷的風險在實務上已被內需大幅沖淡即便大陸成熟製程的產能急遽增加，全球供應鏈也正在形成雙軌化的市場分流(Bifurcation)而非單向崩潰，目前大陸製晶片在消費性電子領域雖具競爭力，但在安全要求極高的汽車領域(如先進駕駛輔助系統ADAS平台)，其可靠度仍明顯落後，恩智浦(NXP)、英飛凌(Infineon)、瑞薩(Renesas)及德州儀器(TI)等國際車用晶片廠商在大陸依然穩居主導地位，此外，全球如格羅方德(GlobalFoundries)、台積電(TSMC)與力積電(PSMC)等晶圓廠，也正同步在美國、新加坡、日本、德國與印度擴建成熟製程產能，這為跨國原廠委託製造(OEM)提供更多元分散的供應鏈足跡
kmleu	Posted - 10/13/2026 : 13:44:26 台灣半導體產業接到的訂單就是比中國多又香，這就是硬道理！不幫美國才是忘恩負義，華為的訂單...呵呵，涸轍之水！ %亞運柔道／陸媒社群疑降溫唐婧咬人爭議網友不買單狂批「太丟臉」 https://udn.com/news/story/124981/9790083
skyflyer	Posted - 10/13/2026 : 12:59:39 quote: Originally posted by kmleu 等中國半導體出海口一個接著一個被堵上如AI/電動車，涸轍之魚不遠矣！本土市场规模不值一提，在美国人吆喝下忘恩负义，辱骂第一大半导体消费市场的台湾郎。。绿色执政降智名不虚传。快和东南亚猴子坐一桌了。本来台湾人好好的供货给大陆（华为）芯片，赚着钱。美国一声令下不供了然后给smic发展机会，smic都可以做7nm6nm了（原来28nm都没订单）然后疯狂辱骂华为和大陆。。。到底谁让你们损失市场份额啊，曾经的大陆金主还是骑你们头上拉屎的美国政客？贱不贱呐
kmleu	Posted - 10/12/2026 : 20:22:01 等中國半導體出海口一個接著一個被堵上如AI/電動車，涸轍之魚不遠矣！
WingStar	Posted - 10/12/2026 : 20:15:15 https://www.wsj.com/business/earnings/smic-posts-earnings-beat-as-mature-node-orders-surge-444e75f7 https://www.reuters.com/world/china/smic-add-wafer-capacity-new-equipment-lifts-depreciation-2026-02-11/ https://www.trendforce.com/presscenter/news/20260507-13036.html https://qz.com/smic-chip-prices-ai-demand-revenue-earnings-081426 全球AI晶片與周邊零組件需求持續強勁，帶動成熟製程(Mature Node)訂單大爆發，大陸晶圓代工廠中芯國際(SMIC)公布最新財報，表現大幅超越市場預期，第二季營收首度突破30億美元(達到30.06億美元)，較2025年同期增長36.1%，單季歸屬母公司淨利潤更是成長超過2倍，達4.792億美元，顯著超越先前分析師預估的2.5億美元，這一波成長主因是智慧型手機晶片市場回溫，加上AI相關周邊晶片拉貨超乎預期，使得中芯國際單季整體產能利用率(Capacity Utilization Rate)拉升至93.7% 然而，針對本季大幅衝高的獲利與每股盈餘(EPS)，財務長吳俊峰(Wu Junfeng)坦言，淨利潤驚人爆發的部分主因，在於第二季認列一筆轉讓子公司部分股權所獲得、金額2.215億美元(約合15.93億元人民幣)的一次性獲利(One-time Gain)，這筆2.215億美元的業外收益占單季總利潤近46%，對整體EPS帶來顯著的短期虛胖效益，並未反映出本業真實的獲利恆常性，若剔除這筆非經常性損益，比較中芯國際的本業獲利能力，第一半年度扣除非經常性損益後的淨利潤為29.94億元人民幣，雖然受惠於產能利用率回升而年增57.2%，但成長幅度明顯低於包含業外收入在內、大增94.2%的整體歸母淨利潤(44.67億元人民幣)，顯示其實際賺錢能力並不如帳面利潤翻倍那般誇張，在業外一次性收益消失後，面對先前斥資81億美元購置關鍵設備所導致2026年大幅攀升約30%的折舊費用(Depreciation Cost)，這筆龐大的成本壓力預期將對後續本業的毛利率與真實獲利表現帶來實質的考驗
cph0516	Posted - 10/12/2026 : 12:13:23 低階製程能有多少性價比.純粹是想像中既然這樣好支國晶圓廠還需要追逐先進製程用落伍的曝光機.更高次數的曝光.去生產低良率的晶片製造5奈米產品但成本可是高的嚇死人台積電先進曝光機.造出2~3奈米高良率產品可以說數錢數到手軟說
skyflyer	Posted - 10/12/2026 : 11:42:31 quote: Originally posted by cph0516 堆疊晶片最大的問題在良率.跟成本.還有散熱人家用一層晶片就可達到目標要堆多少層.消耗多少失敗晶片才能勉強跟上所以華萎這就是騙錢的玩意在小型晶片上搞這個跟大晶片高功率晶片搞這個.各種成本累加後.單價可是天差地遠 c弟难得就事论事一回。而不是说新能源和电动车的骗子带傻子路数。有进步。本来就是先在手机soc这种小芯片搞。ai大芯片暂时不会上，良率损失大。目前ai芯片利用华为的在光通信技术世界第一和老黄打对台。目前几个大模型厂家试用评测，华为最新的960dt看fp8算力比起老黄的b300是1：2.25，但是光互联做得好，利用率高实际是1：1.5。完全可用。实际上目前多计算卡性价比的背板互联这是通信巨头菊花厂用了十多年的老技术，llm需要超多卡互联，进入菊花厂主场了。另外堆叠是好思路，毕竟台积电12寸晶圆报价从7nm的1万美刀涨价到了3nm的2.5万美刀和2nm的3万美刀。而且sram和dsp台积电也无力缩小尺寸。那用两块一万多美刀的7nm6nm拼一块能效水准3nm的晶圆，性价比完全可战。另外吗。我得再次强调，中美科技战和明镜洞对美国的奴性，对贵岛损失巨大，当下因为ai芯片大增掩盖住了还不明显。时间长了smic成长起来就知道厉害了。回头想一想，假如没有科技战，海思和其他大陆fabless怎么会看内斗不休28nm良率都做不好的smic一眼？这些生意还不都是台积电和联电的？明镜洞饲养的网军奴性深重，不敢骂扶持smic的美国商务部，反而骂原来占台积电四分之一收入的大陆fabless客户，恩将仇报拎不清明摆着。
skyflyer	Posted - 10/12/2026 : 11:22:23 quote: Originally posted by WingStar https://www.tomshardware.com/tech-industry/semiconductors/huawei-claims-sanctions-busting-breakthrough-with-1-4nm-class-chips-by-2031-claims-55-percent-higher-transistor-density-firm-claims-new-logicfolding-chip-architecture-can-bypass-euv-restrictions-introduces-tau-scaling-law-to-replace-moores-law https://www.techtimes.com/articles/328587/20261005/qualcomm-pays-huawei-patent-portfolio-3d-chip-architecture-deal.htm https://www.htx.com/pt-pt/news/Technology-hdZnjyN9/ https://www.techinsights.com/zh-tw/node/61918 https://www.bloomberg.com/news/articles/2026-10-05/qualcomm-licenses-patents-on-huawei-s-logicfolding-chip-tech https://www.binance.com/en/square/post/334317340177009 https://www.techinsights.com/fabs-unpacked 根據Tom's Hardware、Tech Times以及SemiAnalysis的逆向工程拆解報告指出，大陸華為(Huawei)發表名為邏輯摺疊(LogicFolding)的全新晶片設計架構，宣稱能在缺乏極紫外光(EUV)微影機台的限制下，於2031年前設計出電晶體密度等同於1.4nm的晶片，這項技術核心在於導入全新的韜(τ)定律(Tau Scaling Law)，將優化目標從傳統平面上的幾何微縮，轉向以減少訊號移動延遲為主的時間微縮(Temporal Scaling)，透過半導體逆向工程與物理切片拆解證實，該架構採用面對面的垂直3D堆疊(Face-to-Face 3D Stacking)，將邏輯電路分佈在2層活性矽裸片(Active Silicon Dies)上並結合為單一計算平面這項3D堆疊設計在實體晶片的構造與效能表現上展現出獨特的代差，根據SemiAnalysis旗下STEEL實驗室(Teardown Engineering & Evaluation Lab)利用透射電子顯微鏡(TEM)切片對中芯國際(SMIC)生產的麒麟9030(Kirin 9030)晶片進行量測，證實底層採用中芯的N+3製程(晶圓密度為113.4MTr/mm²，略高於台積電N6的107.7MTr/mm²)，並依靠自主研發的1.5微米混合鍵合間距(Hybrid-bonding Pitch)及約8萬個穿矽孔(Through-Silicon Vias，TSVs)進行垂直串聯，透過將密集運算的邏輯電路置於上層，並將比較不發熱的快取記憶體(Cache)、鎖相環(PLLs)與輸入/輸出(I/O)介面置於下層，使整體晶片的電晶體密度達到238MTr/mm²，然而，在實測效能上，該晶片雖然能將神經網路處理器(NPU)功耗下降66%、圖形處理器(GPU)功耗下降58%，但其實際處理器指令集執行效能(IPC)仍落後目前的西方旗艦級處理器(如Snapdragon 8 Elite)將近2.4到2.6倍，本質上仍屬於受到外部製程限制下的補償性技術路徑儘管在性能上存在代差，這項3D邏輯摺疊架構仍在智財權市場上獲得商業驗證，並揭露出本土電子設計自動化軟體(EDA)的現況，美商高通(Qualcomm)已與華為簽署多年度交叉專利授權協議(涵蓋5G、AI、計算與網路技術)，並首度付費引進華為的邏輯摺疊架構專利，然而，這項技術目前面臨最致命的瓶頸在於領先的EDA軟體工具鏈完全付諸闕如，因為全球主流的三大EDA廠商(Cadence、Synopsys、Siemens EDA)並未針對華為這種跨越三維空間配置閘電路的真3D架構進行商業軟體演算法的適應與技術支援，目前華為的晶片設計團隊只能完全依賴北京大學的原型(Prototype)EDA工具以及華大九天(Empyrean Technology)的國產驗證平台來進行自動化模擬與製程驗證，此工具鏈的開發時程與限制，將是該架構未來能否順利擴展至大規模商業量產的最大工程瓶頸針對華為大動作宣傳此技術的舉動，權威研調機構TechInsights在專題評論中提出審慎的質疑，並針對其重新包裝產業舊方法的本質展開學術與行銷爭議分析，TechInsights首席分析師Ian Cutress指出，華為所號稱的韜定律，本質上只是重拾1960與1970年代Dennard縮放定律中關於時間與功耗縮放(Temporal and Power Scaling)的觀念，就核心理論而言幾乎沒有新意，此外，將速度關鍵的電晶體模組透過異質整合(HI)垂直疊加，雖然有別於西方業界目前將設計限制在二維(2D)平面管理關鍵時序的做法，但其本質與1990年代的多層金屬革命，以及近年產業界發展的背面供電網絡(BSP)等技術理念高度相似，因此，TechInsights傾向將華為此舉評估為某種社群媒體行銷(Social Media Marketing，SMM)與品牌包裝手段，認為其在晶片技術層面固然是一次對西方業界的警鐘，但本質上依然是產業界早已行之有年的設計概念延伸，並非完全顛覆物理限制的全新科學突破安卓机厂商宣传高档机用台积电2nm和3nm，华为当然要找个宣传点。反正早就和实际器件尺寸无关，都是“等效”。所谓3nm，实际器件尺寸是20nm以上，三星和台积电还不是在那里宣传3nm。outel直接吹18a。制约华为高端芯片堆叠的主要因素还是基础良率不高。同样使用duvi光刻机，至今n+2有没有达到台积电n7p百分之九十的良率。还需要再努力。另外就是第一代堆叠设计，两层面积利用不充分。成本偏高了。最后，等n+2 n+3良率过关后，一片n+2和一片n+3堆叠，手机soc效能和成本可以达到tsmc3nm水平。这对30年以前拿不到euv的华为-smic联盟意义重大。
kmleu	Posted - 10/12/2026 : 09:07:48 #高階與成熟製程產能都缺！對岸繼續擴產成熟製程先掛的不知道會是那邊，不好說！沒人敢說未來三年對岸產能利用率還能維持目前水平，一旦低到一定程度，請國家注資吧！ %聯電接單爆滿評估南科擴廠 https://udn.com/news/amp/story/7240/9637858 %中國債務壓力攀升金融時報：財政刺激空間遭限縮 https://ec.ltn.com.tw/amp/article/breakingnews/5603045 %中國8家中央金融機構獲注資　首期7155億特別國債發行 https://www.cna.com.tw/news/acn/202610090160.aspx
冗丙	Posted - 10/12/2026 : 08:07:23 兄台注重高階製程不太好~ 80%的電子設備不需要28奈米以上的晶片~~這區塊也是大陸低價晶片的強項!! 很多竹科廠商頭很痛~~ -------------------- 從海洋捕撈的叫做海鮮，養殖的叫做水產。海撈的魚養分遠比養殖魚高太多~~
cph0516	Posted - 10/12/2026 : 07:36:35 堆疊晶片最大的問題在良率.跟成本.還有散熱人家用一層晶片就可達到目標要堆多少層.消耗多少失敗晶片才能勉強跟上所以華萎這就是騙錢的玩意在小型晶片上搞這個跟大晶片高功率晶片搞這個.各種成本累加後.單價可是天差地遠
WingStar	Posted - 10/11/2026 : 22:41:50 https://www.tomshardware.com/tech-industry/semiconductors/huawei-claims-sanctions-busting-breakthrough-with-1-4nm-class-chips-by-2031-claims-55-percent-higher-transistor-density-firm-claims-new-logicfolding-chip-architecture-can-bypass-euv-restrictions-introduces-tau-scaling-law-to-replace-moores-law https://www.techtimes.com/articles/328587/20261005/qualcomm-pays-huawei-patent-portfolio-3d-chip-architecture-deal.htm https://www.htx.com/pt-pt/news/Technology-hdZnjyN9/ https://www.techinsights.com/zh-tw/node/61918 https://www.bloomberg.com/news/articles/2026-10-05/qualcomm-licenses-patents-on-huawei-s-logicfolding-chip-tech https://www.binance.com/en/square/post/334317340177009 https://www.techinsights.com/fabs-unpacked 根據Tom's Hardware、Tech Times以及SemiAnalysis的逆向工程拆解報告指出，大陸華為(Huawei)發表名為邏輯摺疊(LogicFolding)的全新晶片設計架構，宣稱能在缺乏極紫外光(EUV)微影機台的限制下，於2031年前設計出電晶體密度等同於1.4nm的晶片，這項技術核心在於導入全新的韜(τ)定律(Tau Scaling Law)，將優化目標從傳統平面上的幾何微縮，轉向以減少訊號移動延遲為主的時間微縮(Temporal Scaling)，透過半導體逆向工程與物理切片拆解證實，該架構採用面對面的垂直3D堆疊(Face-to-Face 3D Stacking)，將邏輯電路分佈在2層活性矽裸片(Active Silicon Dies)上並結合為單一計算平面這項3D堆疊設計在實體晶片的構造與效能表現上展現出獨特的代差，根據SemiAnalysis旗下STEEL實驗室(Teardown Engineering & Evaluation Lab)利用透射電子顯微鏡(TEM)切片對中芯國際(SMIC)生產的麒麟9030(Kirin 9030)晶片進行量測，證實底層採用中芯的N+3製程(晶圓密度為113.4MTr/mm²，略高於台積電N6的107.7MTr/mm²)，並依靠自主研發的1.5微米混合鍵合間距(Hybrid-bonding Pitch)及約8萬個穿矽孔(Through-Silicon Vias，TSVs)進行垂直串聯，透過將密集運算的邏輯電路置於上層，並將比較不發熱的快取記憶體(Cache)、鎖相環(PLLs)與輸入/輸出(I/O)介面置於下層，使整體晶片的電晶體密度達到238MTr/mm²，然而，在實測效能上，該晶片雖然能將神經網路處理器(NPU)功耗下降66%、圖形處理器(GPU)功耗下降58%，但其實際處理器指令集執行效能(IPC)仍落後目前的西方旗艦級處理器(如Snapdragon 8 Elite)將近2.4到2.6倍，本質上仍屬於受到外部製程限制下的補償性技術路徑儘管在性能上存在代差，這項3D邏輯摺疊架構仍在智財權市場上獲得商業驗證，並揭露出本土電子設計自動化軟體(EDA)的現況，美商高通(Qualcomm)已與華為簽署多年度交叉專利授權協議(涵蓋5G、AI、計算與網路技術)，並首度付費引進華為的邏輯摺疊架構專利，然而，這項技術目前面臨最致命的瓶頸在於領先的EDA軟體工具鏈完全付諸闕如，因為全球主流的三大EDA廠商(Cadence、Synopsys、Siemens EDA)並未針對華為這種跨越三維空間配置閘電路的真3D架構進行商業軟體演算法的適應與技術支援，目前華為的晶片設計團隊只能完全依賴北京大學的原型(Prototype)EDA工具以及華大九天(Empyrean Technology)的國產驗證平台來進行自動化模擬與製程驗證，此工具鏈的開發時程與限制，將是該架構未來能否順利擴展至大規模商業量產的最大工程瓶頸針對華為大動作宣傳此技術的舉動，權威研調機構TechInsights在專題評論中提出審慎的質疑，並針對其重新包裝產業舊方法的本質展開學術與行銷爭議分析，TechInsights首席分析師Ian Cutress指出，華為所號稱的韜定律，本質上只是重拾1960與1970年代Dennard縮放定律中關於時間與功耗縮放(Temporal and Power Scaling)的觀念，就核心理論而言幾乎沒有新意，此外，將速度關鍵的電晶體模組透過異質整合(HI)垂直疊加，雖然有別於西方業界目前將設計限制在二維(2D)平面管理關鍵時序的做法，但其本質與1990年代的多層金屬革命，以及近年產業界發展的背面供電網絡(BSP)等技術理念高度相似，因此，TechInsights傾向將華為此舉評估為某種社群媒體行銷(Social Media Marketing，SMM)與品牌包裝手段，認為其在晶片技術層面固然是一次對西方業界的警鐘，但本質上依然是產業界早已行之有年的設計概念延伸，並非完全顛覆物理限制的全新科學突破
WingStar	Posted - 10/11/2026 : 22:22:06 https://www.trendforce.com/news/2025/06/05/insights-chinas-eda-self-sufficiency-tops-10-in-2024-will-u-s-crackdown-boost-or-block-its-chip-push/ https://www.reuters.com/world/china/trump-tells-us-chip-designers-stop-selling-china-ft-reports-2025-05-28/ https://www.tomshardware.com/tech-industry/u-s-ban-on-eda-software-hits-chinese-tech-companies-hard-xiaomi-lenovo-among-affected https://www.cnbc.com/2025/07/03/us-lifts-chip-software-curbs-on-china-amid-trade-truce-synopsys-says-.html 根據市調機構TrendForce、CNBC及Tom's Hardware的報導指出，大陸的晶片設計自動化軟體(EDA)市場正處於地緣政治演變的核心，其國產自給率在2024年底預估已突破10%，這波在地化推動，主要受到美國科技限制的衝擊，進而刺激大陸政府與民間對本土替代方案的支持，例如華為(Huawei)的晶片設計團隊與當地EDA企業合作，建立14nm及以上成熟製程的EDA工具鏈，並於2023年確認完成全面驗證，雖然美國政府曾於2025年5月底要求全球三大EDA廠商新思科技(Synopsys)、益華電腦(Cadence)與西門子EDA(Siemens EDA)在未經許可下暫停對中支援，但在同年7月初，美方因與大陸達成涉及稀土(Rare Earths)與先進技術交換的貿易暫停(Trade Truce)條件協議，隨即取消這項軟體出口管制，使三家大廠得以恢復對中銷售、全權訪問與技術支援這場管制措施的變動對半導體市場帶來關鍵影響，因為美國企業在EDA軟體領域擁有極高的主導權，根據2024年數據統計，新思科技(Synopsys)、益華電腦(Cadence)與西門子EDA(Siemens EDA)分別在全球斬獲31%、30%與13%的市場份額(Market Share)，大陸市場更是這些廠商重要的營收來源，以新思科技為例，大陸客戶的貢獻度就佔其單季16億美元總營收的10%左右，雖然管制的撤銷讓美商恢復對大陸銷售，但大陸官方也已同步推出政策，積極扶植其國內的晶片設計軟體製造商(如華大九天Empyrean、概倫電子Primarius與廣立微Semitronix)，試圖降低對美國技術的長期依賴從技術層面來看，先進製程節點(Advanced Nodes)的軟體開發依然是大陸本土科技業必須面對的重大技術限制，儘管市場傳出華為的麒麟X90(Kirin X90)已進入5nm量產(事後證實這是謠傳)，小米也推出號稱由台積電(TSMC)3nm製程打造的XRing 01晶片，但包含聯想(Lenovo)以及加密貨幣挖礦硬體專家比特大陸(Bitmain)在內，這些科技廠商都因為使用美國EDA軟體而成為潛在受管制衝擊的對象，分析指出，雖然大陸本土的EDA系統已足夠應對較舊的7奈米及以上節點，但在先進節點上仍缺乏可靠且具備擴充性的解決方案，一旦未來美方再度針對先進AI處理器重啟限制，雖然部分公司能勉強操作現有軟體，但將面臨無法取得後續技術升級(Updates)與官方技術支援的困境，這將延緩大陸在先進系統單晶片(SoCs)、圖形處理器(GPUs)及特殊應用積體電路(ASICs)的長期設計進度面對美國出口禁令的斷供威脅，大陸許多規模較小的晶片設計公司，目前正高度透過軟體盜版(Pirated Versions)與破解授權機制勉強在桌面端維持日常運作，外媒與產業分析師指出，這些安裝在本地單機上的桌面端設計軟體(Desktop Applications)，由於授權安全機制可能遭到破解，導致部分大陸本土企業即使在沒有官方正式授權的狀況下，依然能操作使用並自行處理基礎支援，雖然這種操作破解的渠道，是導致大陸市場對合法EDA軟體授權的實際商業需求與其整體半導體產業成長率相比顯得相對低迷的主因之一，但在地緣政治制裁的限制下，這條灰色路線也成為大陸小型晶片商規避封鎖、在桌面端維持基本設計能力的現況在此產業生態環境中，華為(Huawei)因為身為第一批遭遇美國全面性禁令(Blanket Ban)的大陸科技廠商，已經在內部被迫成為推動大陸本土EDA製造商深度整合的核心主導力量，由於全面性封鎖切斷外部技術來源，華為在內部發展麒麟(Kirin)晶片時，必須完全依賴具備自主權的設計工具，在早期，諸如小米(Xiaomi)等大陸國內其他科技廠商由於彼此屬於市場競爭對手，並未全面與華為的技術方案攜手合作，然而隨著美國制裁範圍擴大，大陸國內企業逐漸體認到遲早所有科技公司都會面臨相同禁令，這項共同的生存危機，強烈推動華為晶片設計團隊與華大九天(Empyrean)、概倫電子(Primarius)等大陸本土EDA廠展開極其深度的跨業者協同合作，進而將各家原本割裂的技術進行串聯與整合針對市場未來可能朝向雲端架構EDA(Cloud-Based EDA)發展的趨勢，產業討論指出，這種模式在面對制裁時同樣存在著灰色管道，若未來的EDA軟體全面轉型為雲端化運作，大陸的小型晶片廠依然有可能採取非正規的途徑來繞過法規斷供，具體的操作方式包括在購買雲端授權合約時，直接將帳單地址或註冊主體登記為非大陸的其他國家(例如填寫別國或境外主體)，並且在實際連線存取雲端軟體時，透過虛擬私人網路(Virtual Private Network，VPN)或網路IP檢查規避機制來隱藏真實來源，這種透過境外虛擬主體與虛擬網路連線的規避手段，直接對雲端平台現行的用戶身份審查與合規管控構成挑戰
WingStar	Posted - 10/11/2026 : 22:01:27 https://www.reuters.com/world/china/china-starts-production-home-grown-immersion-duv-chipmaking-tools-source-2026-07-28/ https://www.scmp.com/tech/tech-war/article/3369557/china-stockpiles-asml-lithography-tools-spurring-us-calls-complete-export-ban https://www.tomshardware.com/tech-industry/semiconductors/china-begins-mass-production-of-domestic-immersion-duv-lithography-machines https://finance.biggo.com/news/2OVUOJsBU6SAbxhZLhjc https://www.tomshardware.com/tech-industry/semiconductors/china-stockpiled-343-immersion-duv-tools-for-advanced-chipmaking-report-claims-270-asml-scanners-can-produce-7nm-processors-without-sanctioned-euv-tools 根據Tom's Hardware與BigGo Finance引述The Information的報導指出，大陸一家受到國家支持的上海公司已開始量產國產的浸潤式深紫外光微影設備(DUV)，試圖在缺乏極紫外光(EUV)的情況下建立先進晶片製造能力，報導指出，這項研發計畫整合數家大陸公司的開發團隊，其中包括國家支持的初創企業上海宇量昇科技(Shanghai Yuliangsheng Technology)，然而，這批新機台在初期產能規模上正面臨限制，2026年的產出目標預計僅有約5台，2027年則預計為20台左右，且首批系統預計在2026年內交付給中芯國際(SMIC)、華虹半導體(Hua Hong Semiconductor)及記憶體廠商長鑫存儲(CXMT) 雖然陸方宣稱其系統內多數組件已實現本土化，但在硬體的供應鏈上依然面臨瓶頸與嚴厲的地緣政治制裁，報導指出，由於當地供應商的交期延誤，直接拖累2026年的整體產出進度，與此同時，美國國會目前正在推進MATCH法案(美國眾議院第8170號決議案，H.R. 8170)，其限制條文不僅涵蓋全新設備的出口管制，制裁範圍更擴大至禁止其他第三方對已安裝的工具提供售後技術支援與維修服務(Servicing and Technical Assistance)，這項法案迫使面臨法規斷供的大陸晶圓廠，必須積極透過次級管道升級現有機台，並在缺乏原廠直接支援的情況下，轉向國際市場調度二手物資為了解決出口管制的全面封鎖並確保先進晶片的生產能力，大陸晶圓廠採取大規模的實體囤貨與二手零件翻修策略，根據華盛頓科技與國家治理能力中心(CTS)發布的調查報告揭露，自2012年至2026年初，大陸企業已向荷蘭艾司摩爾(ASML)累計進口343台的浸潤式DUV微影系統，其中有270台屬於可透過多重曝光(Multipatterning)生產7nm處理器的Twinscan NXT:1980i機型，單是在2024年與2025年2年間，大陸就分別採購約90台與89台NXT:1980i設備，總計砸下超過130億美元，由於ASML受到法規限制而無法提供直接技術支援，大陸晶圓廠正透過第三方公司，從國際二手市場採購使用過的零件，藉由調度工件台(Wafer Stages)、鏡頭(Lenses)與精密度量感測器(Sensors)等二手核心組件來升級與維護舊有系統，作為延續產線運作的權宜之計(Stopgap Measure) 儘管大陸極力透過上述手段突圍，但獨立智庫評估指出，大陸若要真正建立起達到商業規模(Commercial-Scale)的國產浸潤式DUV生產能力，預計必須一路等到2030年代中期，根據獨立研究機構AI期貨計畫(AI Futures Project)於2026年6月發布的分析顯示，這類由大陸自行組裝的全新國產微影設備，在正式投入生產線前需要耗費長達數個月的時間進行驗證與資格合規測試(Qualifying)，在底層的物理限制與工藝剛性落差下，這批國產機台無論是在實際的技術效能(Performance)還是整機的製造品質(Build Quality)上，皆明顯大幅落後於ASML的原廠工具，而在當前的全球半導體版圖中，ASML依然以98.7%的絕對市佔率死死壟斷著全球浸潤式微影市場
WingStar	Posted - 10/11/2026 : 21:49:57 https://www.edn.com/the-truth-about-smics-7-nm-chip-fabrication-ordeal/ https://www.asiafinancial.com/four-of-five-huawei-ai-chips-defective-as-us-sanctions-bite https://www.eetimes.com/how-china-struggles-to-reach-wfe-self-sufficiency/ 根據EDN、Asia Financial及EE Times的報導指出，中芯國際(SMIC)在遭到美國禁令封鎖、無法取得極紫外光微影技術(EUV)的情況下強行推進7nm製程，正遭遇嚴重的低良率與製程缺陷考驗，由於無法向荷蘭艾司摩爾(ASML)採購EUV機台，中芯被迫使用深紫外光(DUV)微影設備以多重曝光(Multi-patterning)技術進行加工，導致整個流程的複雜度與缺陷率大幅增加這種缺乏先進工具的多重曝光製程，在硬體上帶來極高的工程技術瓶頸，根據市場研究機構TrendForce引述ASML的數據對比，傳統上使用EUV機台生產7nm晶片只需要9個步驟，但若改用DUV工具，相同的過程則需要耗費34個步驟，製程工序步驟的大幅增加，直接導致更高的缺陷率與設備故障，根據行業觀察，中芯目前的7nm晶圓良率(Yield)估計僅在15%到20%的範圍內，以中芯為華為(Huawei)代工的昇騰910B(Ascend 910B)AI晶片為例，這等於每5顆晶片中就有4顆是存在重大缺陷的壞片，進而使其製造成本高達台積電(TSMC)同等級7nm晶片市場價格的10倍除了曝光技術引發的本質缺陷外，售後維護制裁更進一步打擊其產線穩定度，EE Times報導指出，由於美國出口管制，美國晶圓廠設備(Wafer Fabrication Equipment，WFE)廠商被禁止向大陸提供維護服務與零組件更換，中芯的內部團隊在缺乏原廠技術支援下自行進行常態保養，曾在年度維護時發生操作意外，導致製程精度劣化並引發良率劇烈波動，中芯共同執行長趙海軍也在財報會議中公開證實，公司雖提前採購部分關鍵設備，但因缺乏相對應的支持性設備(Supporting Equipment)，導致這批工具無法在2026年內組成產線、只能被迫閒置，專家預估，雖然大陸正試圖提升本土設備採購比率，但由於核心微影技術和先進檢測工具面臨巨大的世代斷層，若無法取得EUV技術，中芯在先進節點的推進上仍將面臨長期的硬體瓶頸
WingStar	Posted - 10/11/2026 : 21:41:04 https://www.eetimes.com/tsmcs-3-nm-ramp-looks-different-in-historical-context/ https://asiaai.fyi/tsmc-n3e-ramp-3nm-yields/ https://investor.tsmc.com/static/annualReports/2024/english/pdf/2024_tsmc_ar_e_ch5.pdf https://www.techtimes.com/articles/323627/20260808/tsmc-accelerates-3nm-output-months-early-14nm-factory-beats-schedule.htm 根據EE Times與Tech Times等媒體的報導指出，台灣積體電路製造股份有限公司(TSMC，台積電)的3nm製程技術(N3B/N3E)正在加速產能爬坡(Ramp)，回顧其發展過程，台積電最初的3奈米節點(N3B)曾面臨高成本與低良率(Yield)的硬體挑戰，導致當時的市場採用率相對受限，然而，隨著台積電推出在功耗、效能與晶片面積(Power, Performance, and Area，PPA)表現更佳的改良版N3E製程，不僅在2024年實現量產，更迎來了強勁的客戶採用潮，此外，台積電亦規劃於2024年底推出更具成本效益的優化版本N3P製程，進一步鞏固其在晶圓代工(Foundry)市場的領先地位這波由輝達(Nvidia)、超微(AMD)與博通(Broadcom)等大廠因AI晶片與主晶片所帶來的龐大訂單壓力，正驅使台積電將整條生產路線圖(Roadmap)推向最高速，在2026年上半年，台積電的3nm製程晶圓每月投片量(Wafer Starts Monthly)約為15萬片，為了在不等待新廠房完工的狀況下擴大產能，台積電透過將台灣現有的5nm設備改裝並轉換為3nm產線，由於兩者皆採用鰭式場效電晶體(FinFET)架構並依賴極紫外光(EUV)微影工具，此製程改裝期約需6到12個月，這項調度使得台積電3nm晶圓月產能預計在2026年第4季初即可提前達到18萬片，比原定時程縮短2至3個月與此同時，台積電亦在同步推進更新世代的先進製程技術，其2nm製程節點在2026年底的月投片量預計將接近10萬片，並已於新竹與高雄兩地共配置5座晶圓廠(Fabs)投入生產， 2nm是台積電首次導入環繞閘極(Gate-All-Around，GAA)奈米片(Nanosheet)結構的節點，相較於3nm可降低高達30%的功耗或提升15%的效能，更具指標性的是，台積電位於台中、總投資額達490億美元的1.4nm(A14)晶圓廠(Fab 25)建置進度已全面超前，第一棟建物預計在2027年4月前完工，在技術策略上，台積電公開證實1.4nm製程將跳過每台造價3.8億美元的高數值孔徑極紫外光微影系統(High-NA EUV)，而是沿用現有的標準型極紫外光(Standard EUV)工具透過多重曝光(Multi-patterning)技術推進，此舉成功消除高昂的設備溢價負擔，相較於在14A製程初期即採用High-NA EUV的英特爾(Intel)，以及目標定在2029年推出1.4奈米的三星電子(Samsung SF1.4)，台積電在埃米世代(Angstrom Era)的成本與時間優勢正進一步擴大
pcgamer	Posted - 09/23/2026 : 19:49:09 這真的是國安危機！！！ https://tw.news.yahoo.com/94-%E6%9C%83%E5%93%A1%E6%8C%BA%E7%BD%B7%E5%B7%A5-%E4%B9%96%E4%B9%96%E5%B7%A5%E6%9C%83%E5%82%99%E6%88%B0%E6%8A%97%E7%88%AD-%E6%A1%83%E5%9C%92%E5%90%84%E5%9C%B0%E5%B0%87%E6%93%BA%E6%94%A4%E7%BE%A9%E8%B3%A3%E5%8B%9F%E9%9B%86%E8%B3%87%E9%87%91-131317263.html 94%會員挺罷工！乖乖工會備戰抗爭　桃園各地將擺攤義賣募集資金這萬萬不可，不管勞方要啥，資方通通答應就對了，剩下的全轉嫁給半導體業者就行了！！
WingStar	Posted - 09/21/2026 : 19:46:01 https://www.miragenews.com/maynooth-univ-creates-world-first-dna-computer-1745431/ https://www.realclearscience.com/2026/09/17/researchers_create_world-first_dna_computer_1206594.html https://interestingengineering.com/science/first-of-its-kind-dna-computer-solves-complex-math-without-wires-or-continuous-power https://www.spiedigitallibrary.org/conference-proceedings-of-spie/13055/130550K/Operationalize-DNA-technology-for-US-defense/10.1117/12.3013673.full https://www.eurekalert.org/news-releases/1143967 愛爾蘭梅努斯大學哈密爾頓研究所團隊在自然期刊發表全球首創的支架式DNA電腦(SDC)，該系統不依賴電子微晶片與持續供電，而是將溶解於鹽水滴中的微小DNA鏈群體，透過微量初始熱能觸發，依據熱力學定律自組裝來解出演算法答案，技術上運用DNA 摺紙術，結合長支架鏈與數百條短釘鏈，利用A、T、C、G鹼基對進行資訊處理，基準測試顯示其成功執行10種分子程式，完成100位元複雜算術(含2組25位元數字相加)，並在試管中穩定重複執行25次，此外，該技術在美國國防部等軍事密碼學領域亦具價值，其流程包含編碼、透過雜交進行核心處理，以及利用定序儀萃取資料，藉由超高密度平行計算特性，理論上能破解如DES等加密法，具備戰略意義
WingStar	Posted - 09/16/2026 : 22:17:54 https://www.surrey.ac.uk/news/superfluid-based-qubit-design-could-be-key-scaling-quantum-computers https://www.realclearscience.com/2026/09/14/superfluid_helium_could_scale_quantum_computers_1205802.html https://quantumcomputingreport.com/eeroq-validates-cmos-controlled-electron-shuttling-on-superfluid-helium-for-all-to-all-qubit-routing/ https://www.cfr.org/task-force-reports/us-economic-security 現行量子電腦(Quantum Computers)最頂尖的設計之一是採用超導電路(Superconducting Circuits)，但這類元件極易受到外界電磁雜訊與雜散電荷的干擾，就像靜電會讓頭髮黏在氣球上一樣，微小的干擾就會破壞量子資訊並引發運算錯誤，為了解決這個硬體規模化的擴展瓶頸，英國薩里大學(University of Surrey)研究團隊開發出一種名為超流體氦振盪器量子(Superfluid Helium Oscillator Quantum，SHOQ)的微流體裝置設計，該技術利用超流體氦3(Superfluid Helium-3)在極低溫下完全無摩擦流動且不帶電的物理特性，能為量子位元(Qubit)隔絕外部雜訊，理論上能將系統運算錯誤率大幅降低100倍，為更穩定、可擴展的量子硬體架構開闢全新路徑這項微流體晶片設計在實際應用上，能與美國量子硬體開發商EeroQ的實驗成果完美呼應，EeroQ在其最新的神奇湖晶片堆疊(Wonder Lake chip stack)架構中，成功驗證利用商業標準的互補式金屬氧化物半導體(CMOS)控制技術，在超流體氦表面上進行電子的長距離梭動(Electron Shuttling)，該實驗透過一組電荷耦合元件(CCD)架構，僅用14條控制線路就能精準操控128個通道，成功達成超過10⁹(10億)次循環且完全零電荷損失(Zero Charge Loss)的無損傳輸紀錄，這項進展不僅簡化拓撲錯誤修正的佈線需求，更實現量子電腦夢寐以求的全對全量子位元路由(All-to-All Qubit Routing)，證明超流體氦晶片在工程上極具量產放大潛力這類量子底層技術的突破具有決定性的影響力，美國外交關係協會(CFR)在美國經濟安全：贏得未來技術競賽特設小組報告中明確指出，量子運算(包含運算、感測與通訊)已與人工智慧(AI)、生物技術並列為維繫國家經濟安全與長期競爭力的三大奠基型科技(Foundational Technologies)，由於目前這些關鍵供應鏈面臨過度集中的地緣風險，且策略性領域投資仍顯不足，這類能顯著降低錯誤率且相容於現行半導體CMOS製程的超流體技術，將成為各國在爭奪全球科技主導權與確保國防、能源安全時的關鍵籌碼
WingStar	Posted - 09/06/2026 : 17:07:26 https://semiengineering.com/defect-prediction-in-optical-lithography-euvl-and-nil-national-taiwan-university/ https://bits-chips.com/article/nanoimprint-lithography-wont-compete-with-euv-anytime-soon/ https://www.researchgate.net/publication/398877096_Current_Status_and_Trends_in_EUV_and_NIL_Lithography_Process_Development https://resources.sw.siemens.com/en-US/technical-paper-guided-random-synthetic-layout-generation-and-machine-learning-based-defect/ 隨著半導體製程跨入先進微縮節點，晶圓圖案轉印技術正同時在光學微影、極紫外光微影與奈米壓印微影三大領域並行演進，而缺陷預測(Defect Prediction)已成為維持先進晶片良率的最核心戰場，根據國立臺灣大學(NTU)研究團隊發表的技術論文指出，傳統由解析度增強技術(RET)與光學鄰近效應修正(OPC)主導的幾何驅動修正邏輯，在面對實體極限時已完全不夠用，現代晶圓代工廠必須全面將製程導入結合物理建模(Physics-Based)與資料驅動(Data-Driven)的機器學習(Machine Learning，ML)混合預測架構，將缺陷控制從事後攔截升級為事前精準預測其次，這3種微影技術的物理機制不同，其缺陷預測模型的建構核心也存在差異，極紫外光微影(EUVL)模型須拆解隨機光阻效應、光子數量有限導致的隨機變異及光罩三維效應，而屬於實體接觸式複製的奈米壓印微影(NIL)，其預測則轉向模擬光阻填充、殘留層厚度變異、模具互動、黏彈性變形與脫模撕裂，為在開發初期加速優化，工程師利用引導式隨機合成佈局生成技術施加最小設計規則限制並結合機器學習進行熱點偵測，在缺陷預測上取得高精確度表現最後，這項預測技術直接影響新型製程的戰略地位，Canon雖推出NIL設備宣稱能以低成本生產5奈米晶片，但產業分析指出其面臨嚴苛限制，因壓印需實體接觸，模板結構易受機械應力破壞與產生微粒，壽命僅約50片晶圓，加上疊對誤差高、產能落後且缺乏成熟生態系，NIL短期內無法與EUV競爭
WingStar	Posted - 09/06/2026 : 16:30:05 https://semiengineering.com/the-sub-2nm-paradox/ https://semiengineering.com/why-move-to-2nm/ https://semiwiki.com/semiconductor-manufacturers/tsmc/367081-global-2nm-supply-crunch-tsmc-leads-as-intel-18a-samsung-and-rapidus-race-to-compete/ https://semiengineering.com/challenges-in-scaling-chips-to-2nm-and-below/ https://www.semiconductor-digest.com/the-2nm-race-begins-foundries-battle-for-ai-and-hpc-leadership/ https://semiengineering.com/ai-is-forcing-data-centers-to-rethink-trust/ 隨著晶圓代工廠商將環繞閘極(Gate-All-Around，GAA)電晶體技術帶入量產，2奈米以下悖論(The Sub-2nm Paradox)正重塑全球最先進晶片的設計、製造與地緣經濟學格局，專題報告指出，微縮技術跨入2奈米(2nm)節點以下時，晶片產業正面臨物理極限與製程偏差(Process Variation)的劇烈挑戰，在底層結構中，由於金屬導線極度細微化導致電阻電容延遲(RC Delay)大幅增加，且靜態隨機存取記憶體(Static Random-Access Memory，SRAM)的微縮速度嚴重落後於數位邏輯電路，這項物理天花板迫使先進節點的研發重心，從過去盲目追求提高每平方公釐的電晶體密度，全面轉向加快資料移動效率與提升整體轉換效能的異質整合其次，2奈米以下技術的極端資本強度(Capital Intensity)，與人工智慧(AI)晶片爆發的需求之間，存在著嚴重的成本與量產規模悖論，當前不論是英特爾(Intel)結合背面供電網路(Backside Power Delivery Network，BSPDN)技術的Intel 18A製程、三星(Samsung)的SF2製程，還是台積電(TSMC)已被高階客戶搶購一空的N2製程，建置與研發成本皆是天文數字，單一2奈米晶片的開發成本動輒突破1億美元，如果沒有智慧型手機與大型雲端高效能運算(High-Performance Computing，HPC)巨頭排山倒海的民用市場出貨量來分攤，單憑國防與軍工應用較小的採購規模，根本無法獨力支撐先進產線，這造成各國政府寄予厚望的戰略安全算力，在經濟學上必須完全綑綁於商業科技市場的繁榮最後，美、日、歐等國基於科技主權與降低台海地緣政治風險，極力強制產能外移，卻反向稀釋台灣本土的半導體矽盾防禦力，構成第三層悖論，儘管台積電透過調高資本支出(CAPEX)死守最核心的技術研發，但隨著台積電在海外晶圓廠開出先進產能，加上日本政府大力扶植預計於2027年量產2奈米的Rapidus，西方陣營對台灣實體晶圓廠非贏不可的結構性依賴在幾年內將被部分滿足，當海外供應鏈能夠獨立供應絕大多數國防軍工與頂尖資料中心所需的晶片槽位(Wafer Slots)時，原本用來嚇阻衝突、綁定盟友安全的防衛韌性反而面臨弱化，形成安全防線向外擴散的兩難

MDC第二論壇