MDC第二論壇 - 半導體產業/電子科技(3)

MDC第二論壇

首頁 | 會員資料 | 註冊 | 最新發表 | 會員列表 | 傳訊 | 搜尋 | 常見問題

登入名稱:	密碼:
記住密碼
Forgot your Password?

論壇首頁

閑聊區

MDC交誼廳

半導體產業/電子科技(3)

發表新標題

回覆本標題

友善列印

前頁

作者

標題

到第 頁，共 6頁

skyflyer
路人甲乙丙

Christmas Island
3654 Posts

Posted - 10/30/2026 : 21:21:46

duvi光刻工艺和gaa不冲突，在euv难以就位前先做gaa是合理的。
主要是做出100比1的蚀刻机和配套薄膜沉积设备比做euv容易的多。28年可望就位。正好衔接smic的n+4工艺。euv则很难说什么时候能够上线。

WingStar
路人甲乙丙

Taiwan
4620 Posts

Posted - 10/30/2026 : 22:12:57

https://www.reportprime.com/euv-photomask-substrate-r3132
https://www.linkedin.com/pulse/multi-beam-mask-writer-market-trend-analysis-reveals-rapid-cqlrf
https://www.linkedin.com/pulse/photo-mask-inspection-equipment-market-analysis-from-2026-zprve
https://www.reportprime.com/euv-photomask-substrate-r3132
https://www.hoya.com/ir/2025/en/review/it.html

大陸在半導體光罩(Photomask，台灣通稱光罩)硬體領域的自主替代正面臨嚴峻挑戰，其尖端光罩基板材料與高階製造、檢測設備，正陷於全球供應鏈結構性斷裂的困境，
隨著美、日、荷三國對先進半導體製程的聯合制裁與出口管制，大陸高端光罩產業在缺乏國際分工的孤島體制下，因缺乏核心組件、驗證數據與技術支援，
導致本土光罩製造硬體設備的量產良率目前僅在60%至70%之間掙扎，遠落後於國際廠商95%以上的成熟水準

在核心材料技術上，歐美日聯合管制直接鎖喉高階光罩基板(Mask Blank)的供應網，製造尖端光罩的母版，
其結構是由40對交替沉積、厚度僅有幾nm的鉬矽多層膜(Mo/Si Multilayer)與釕(Ru)保護層構成的布拉格反射結構，根據市場權威報告EUV Photomask Substrate數據分析，
在全球高端光罩基板市場中，日本旭硝子(AGC Inc.)與豪雅(HOYA Corporation)兩大廠商牢牢掌握93%的絕對市佔率，依據HOYA 2025財務報告與Dataintelo的歐美日產能追蹤，
高精度光罩基板在全晶片範圍內允許的厚度波動已嚴格限制在小於0.01nm，且表面均方根粗糙度必須小於一個原子直徑，大陸本土材料廠因缺乏高階離子束濺鍍沉積(IBSD)機台以及原子級平整度控制工藝，
薄膜反射率無法達到65%的量產低標，在核心材料端便被阻斷邁向14nm以下高階光罩的通路

在製造與瑕疵檢測設備層面，歐美日技術同盟更是對大陸實施精確的硬體禁售，要定義出先進製程的複雜光罩圖案，必須仰賴多束電子束光罩寫入機(Multi-beam Mask Writer)，
此設備全球市場被IMS Nanofabrication(由Intel、台積電共同持股)與日本NuFlare Technology兩家廠商寡占，
根據Dataintelo近期研究，NuFlare憑藉MBM系列寫入機在2026年財報中拉升電子束設備營收至1380億日圓，顯示出全球尖端光罩製造高度向其傾斜，
更致命的是，在光罩瑕疵檢測設備(Mask Inspection Equipment)領域，根據Yahoo Finance轉載的2026市場預測報告，
檢測14nm以下高階光罩、具有相位移遮罩(Phase Shift Mask)量測能力的Actinic同波長光學檢測系統，全面被美商科磊(KLA Corporation)與日本Lasertec壟斷，
大陸在核心光學物鏡、工件台等高階BOM清單完全進口無門的情況下，因無法檢測與修復光罩內部的深層隱形缺陷，導致尖端硬體開發陷入死胡同

這種光罩硬體與材料的結構性代差，直接引發大陸半導體在7nm量產實務上的嚴重成本拖累，以7nm製程為基準，由於缺乏EUV光罩硬體支援，
大陸晶圓廠被迫改用深紫外光多重曝光(Immersion DUV Multi-patterning)方案，這導致光罩層數(Mask Layers)從EUV單次曝光的50至60層暴增至DUV的70至80層(其中高難度DUV光罩佔30層以上)，
雖然在初始購置成本上，單片DUV光罩(約6萬至8萬美元)遠低於由40對鉬矽多層膜組成的EUV專用光罩(單片25萬至35萬美元)，但DUV多重曝光因製程步驟過於繁複，
會導致綜合晶圓良率(Wafer Yield)在35%至45%之間低迷掙扎，數據顯示，在每月產能5萬片以上的規模化量產時，EUV方案雖然需要投入3萬美元的碳化矽(SiC)光罩護膜(Pellicle)等高額消耗品，
但憑藉著高良率與縮短20%至30%的生產週期，在每片合格晶圓的綜合成本上，反而比大陸被迫使用的DUV多重曝光方案節省15%至20%的支出
==
以版上大陸人的半導體知識水準，絕對看不懂這系列的內容在講甚麼

skyflyer
路人甲乙丙

Christmas Island
3654 Posts

Posted - 10/30/2026 : 23:14:55

你根本不懂芯片产业模式。
至于四重自对准曝光的saqp良率35到45这种笑话就不要拿出来了。但凡看看林本坚的发言和tsmc用saqp的7nm的良率呢？看看outel用saqp做的intel7呢？哪个台积电和intel技术高管说过saqp良率四成。各种媒体文盲胡赖赖你也信。
国产7nm和后续的5nm的saqp比euv贵一点，虽然掩膜用的多，但是euv高昂的价格、功耗、维护费用在那里摆着。
然后华为比起安卓厂商买高通的高毛利产品反而是便宜的。
以高通来说，毛利率是七成，也就是说晶圆制造成本只有三成。三成的制造成本里贵百分之十到十五算毛线约百分之五算个毛线。还不够安卓厂商给高通交的通信专利费--高通可是按照整机价格来收百分之二到百分之四的通信专利费。
然后海思可以接受低一点的毛利比如百分之五十卖给余大嘴--又不是美股上市每个季度的财报都要撑的好看。最后华为手机终端拿到的soc，比小米之流需要给高通上供的要便宜。这就是今年华为用畅享之类手机和安卓打价格战连连获胜的底气。

cph0516
我是老鳥

8463 Posts

Posted - 10/31/2026 : 09:17:18

還林本堅台積電把10多年前28奈米多重曝光
轉進EUV的3.5.7奈米.之後成本大大降低
利潤遠超當年使用DUV曝光技術利潤

成本大幅降低.產量更是激增
獲利率更從30%暴增到60%之高

滑萎.終腥
只能用累加成本超高的DUV多重曝光技術
導致利潤大減.可謂賠本賺吆喝

台積電2026年支出600億美金
晶圓訂單產能排到2年後.建廠更排到2030年去了
2026年上半年淨利
為新台幣1兆2,790億4,169萬元.快要整個終腥的資本

可是終腥的數十倍利潤
有支奴國各種利息.投資.各種補貼.政策優惠
投資更超過500.600億美金.半年卻只賺6億美金
獲利率慘到只有1%

終腥想要超過台積電
要不先拿出2兆美金看看.在買個100台EUV光刻機.蓋20座工廠看有沒有機會

天天妄想DUV.EUV.真是搞笑
連正式量產都沒看到的東西.就在那邊吹吹樂自爽

kmleu
路人甲乙丙

2557 Posts

Posted - 10/31/2026 : 10:02:21

#蓋廠好容易啊！EUV到手還還能有啥問題？
%曝光機先到晶圓廠還沒好？馬斯克 Terafab 首台 EUV 明年中交貨恐先閒置
https://money.udn.com/money/story/5599/9816091?dark_mode=1

#不是半導體知識問題而是基本商業運作原則
記憶體荒殺傷力太強！小米Q2淨利暴跌逾四成手機出貨驟減近三成
https://news.cnyes.com/news/id/6580660

skyflyer
路人甲乙丙

Christmas Island
3654 Posts

Posted - 10/31/2026 : 12:25:13

小米这种安卓厂商在存储器价格暴涨的时候受重伤是注定的。因为高通吃的太狠，没有毛利缓冲垫子。

反而菊花自有通信专利自行设计soc（含基带），即使晶圆制造费用因为使用saqp技术贵一点点，总体反而更便宜。

WingStar
路人甲乙丙

Taiwan
4620 Posts

Posted - 10/31/2026 : 13:09:02

大陸這些小粉紅以為念幾個農場文和幾篇報導就自認為很懂產業鏈，難怪怎麼寫文都飄散著一股無知和蠢的味道

https://dataintelo.com/report/global-computational-lithography-software-market
https://www.researchandmarkets.com/reports/6120876/computational-lithography-software-market?srsltid=AYCX9vIifa7qWHwN2xJr-CWc-_q_n7tj4LQ1oGG5v--x8p2yQE85BKTp
https://news.siemens.com/en-us/siemens-calibre-nvidia-culitho/
https://www.eenewseurope.com/en/siemens-and-nvidia-speed-up-ai-chip-lithography-by-12x/
https://www.sec.gov/Archives/edgar/data/1943289/000162828026054449/svco-20260630.htm
https://www.inventiva.co.in/trends/how-chinese-startup-seidas-ingenious-strategy-challenges-united-states-efforts-to-contain-chinas-chip-industry/

大陸在先進製程和成熟製程半導體光罩(Photomask)領域的自主替代正面臨巨大瓶頸，
其中以計算微影(Computational Lithography)與光學鄰近修正(Optical Proximity Correction，OPC)為核心的電子設計自動化(EDA)製造端軟體，
正陷於歐美技術全面制裁與生態系斷裂的結構性困境，在成熟和先進製程(特別是14nm以下)中，電路設計圖無法直接製作成光罩，必須完全仰賴計算微影軟體預先進行光學逆向幾何補償，
否則光線通過光罩時產生的繞射與失真，將導致晶圓成像完全失效

在核心市場格局與法規禁運層面，西方國家對大陸實施軟體限縮，根據半導體產經智庫DataIntelo關於全球計算微影軟體的市場研究報告顯示，該軟體市場呈現高度寡占，
新思科技(Synopsys)、楷登電子(Cadence)及艾司摩爾(ASML Brion)三大平台就聯手強勢割據全球72%至75%的市場營收，加上西門子EDA(Siemens EDA)的Calibre平台，
這四大廠商組成無法跨越的技術壁壘，根據美國SEC揭露的半導體合規申報文件證實，美國商務部將OPC業務與跨國轉移列為嚴格的出口管制限制(Export Controls)，
儘管大陸極力扶植如東方晶源或新創企業(如SEIDA試圖繞過管制)，但西方廠商只要全面中止軟體授權與技術更新，大陸半導體設計到光罩製造的軟體命脈便立刻面臨斷鏈

在底層物理模型的演算法技術層面，大陸國產替代正面臨物理參數與經驗數據雙重匱乏的孤島困境，傳統基於模型(Model-based)的OPC演算法，必須利用部分相干光成像理論，
將尖端曝光機內部的數值孔徑(NA)、波前像差、偏振光等複雜物理參數轉化為數學傳遞函數，然而，國際大廠將這些機台內部的動態光學物理參數(Process Recipes)與軟體進行封閉式整合，
國產OPC軟體在缺乏真實先進機台數據的反饋下，其演算法幾何矩陣卷積(Convolution)的求解極易陷入局部最佳解(Local Minima)，導致高密度電路區域的圖案邊界無法收斂，
此外，模型還必須通過成千上萬組來自一線成熟晶圓廠投片量產的實際量測數據(CD-SEM)進行校準，以模擬光阻形變的非線性特徵，大陸被排除在全球晶圓生態系之外，拿不到一線產線的真實製程數據，
導致大陸國產演算法模型精準度極差，在幾何修正後反而引發嚴重的電路橋接或斷路

當製程邁向7nm與3nm以下，傳統OPC已達到物理極限，必須轉向像素級逆向求解的反向微影技術(Inverse Lithography Technology，ILT)，
根據西門子EDA官方發布的技術進展以及EE News Europe的半導體技術報導指出，次世代全晶片(Full-chip)複雜彎曲曲線光罩(Curvilinear Mask)的ILT運算量呈現幾何級數暴增，
全球主流技術正全面導入NVIDIA cuLitho等GPU異構計算加速庫，達成12倍的運算加速，以解決全晶片優化的時程瓶頸，相較之下，大陸面臨雙重技術打擊，一是在非線性優化過程中，
國產演算法缺乏高效率的拓撲幾何優化架構，算出的幾何圖案經常觸犯光罩製造規則約束(MRC)，導致無法透過電子束寫入機實務製造，二是在高階運算GPU遭到全面斷供的夾擊下，
國產ILT軟體被迫在算力較弱的本土硬體上重構底層並行計算架構，導致大規模全晶片計算時通訊開銷極大、計算效率低下，這種缺乏軟硬體協同優化(DTCO)的硬傷，
使得大陸國產光罩計算軟體在商業化的高良率量產上，形成難以跨越的溝壑

kmleu
路人甲乙丙

2557 Posts

Posted - 10/31/2026 : 13:59:07

對外出海口被封，內需單機銷量與毛利又拉不上來，EUV就能解嗎？
靠補貼續命的日子還剩多久？中國製造芯片與內存頂不頂得上啊？

cph0516
我是老鳥

8463 Posts

Posted - 10/31/2026 : 17:44:20

英特爾挑戰台積電下場慘兮兮！
盤後雪崩25%「一年代工抵不上台積兩天」…白宮補貼變廢紙！
挖走台積電戰將
intel辛苦一年後
只有10億美金代工額度
高達95%來自intel內部的訂單

回頭再看看.終腥下場會有多慘

WingStar
路人甲乙丙

Taiwan
4620 Posts

Posted - 11/02/2026 : 19:37:16

https://www.unsw.edu.au/newsroom/news/2020/06/the-truth-behind-planned-obsolescence-in-product-design
https://www.linkedin.com/top-content/design/product-design-concepts/building-obsolescence-explained/
https://www.fastcompany.com/90890675/planned-obsolescence-is-killing-the-planet-designers-should-focus-on-planned-longevity-instead
https://mmcmag.co.uk/rethinking-the-end-of-a-buildings-life/

現代實體資產的設計壽命通常長達50年，但其內部的智慧科技與軟體層往往在5年內就面臨技術淘汰(Technological Obsolescence)的風險，
許多大型專案從規劃、設計到落成往往需要花費3至4年，這意味著在初期選定的技術規格，到了建築或產品正式啟用、保固期滿時，可能已經是5到6年前的舊科技，
難以應對快速迭代的網路安全標準、無線基礎設施或AI算力需求，這種生命週期的落差，不僅會對資產持有者造成劇烈的資本支出(Capital Expenditure，CapEx)衝擊，
更會帶來技術淘汰的提前出局風險

面對這種時間差的淘汰不對稱，產業正引進多重壽命運動(Multi-Life Move)與分層演進設計思維，不再假設產品只有單一固定的終點，以建築與基礎設施為例，
外牆結構與商業薄膜(Commercial Membranes)的壽命長達20至30年，空調系統(Heating, Ventilation, and Air Conditioning，HVAC)的運轉週期約為15到25年，
但室內裝修(Fit-out)與智慧控制軟體每5到10年就必須翻新，為了不讓硬體本體因軟體斷鏈而提前報廢，設計端必須落實為拆解而設計(Designing for Disassembly，DfD)的核心理念，
讓生命週期短的電子元件或資訊層能被輕易拆卸、升級或替換，使擁有71年平均壽命的實體資產不因6年就失效的智慧控制器而淪為閒置廢墟

在消費性電子與更廣泛的製造業領域，抗淘汰策略則從傳統的計劃性報廢轉向為計劃性長壽(Planned Longevity)，
隨著歐盟於2026年1月起逐步推行修訂後的建築產品條例(Construction Products Regulation，CPR)與數位產品護照(Digital Product Passports，DPP)，
產品與材料在出廠時就必須攜帶可追溯的性能與環境數據，設計師必須將維修權(Right to Repair)納入初期架構，釋出官方維修指南、提供透明的零件供應鏈，
甚至利用AI提供自動化的維修診斷服務，透過軟硬體解耦、結構模組化與數位護照的雙重驅動，企業才能反轉被迫汰換的商業舊敘事，在淨零碳排的法規潮下建構出真正閉環的永續產品生命週期

WingStar
路人甲乙丙

Taiwan
4620 Posts

Posted - 11/03/2026 : 06:21:55

https://tech-now.io/en/blogs/huawei-cann-vs-cuda-can-open-source-ai-break-nvidias-grip/
https://dset.tw/en/research/four-ounces-deflecting-a-thousand-pounds-analyzing-chinese-elite-perspectives/
https://m.jiemian.com/article/14791667.html
https://techwireasia.com/2026/10/nvidia-cuda-moat-ai-kernel-engineers-china/
https://www.bloomberg.com/news/articles/2026-09-30/deepseek-unveils-huawei-ai-chip-tools-that-may-replace-nvidia-s

2026年大陸試圖開發高性能人工智慧圖形處理器(AI GPU)上面臨的結構性困境，核心焦點已從單純的硬體製造，轉移到難以跨越的軟體生態系(Software Ecosystem)致命傷，
即便中國晶片設計大廠在硬體帳面算力上宣稱大有突破，但在軟體編譯、分散式運算與軟硬體協同優化能力上，仍存在難以克服的底層落後，這導致其自研晶片無法發揮實際運算效能，
更迫使字節跳動(ByteDance)、阿里巴巴(Alibaba)、騰訊(Tencent)等科技廠商，在2026年下半年集體砸下350億美元，
越洋搶購超過300萬顆受到美國出口管制限制、主要用於人工智慧推論(AI Inference)的NVIDIA工作站晶片RTX PRO 5500

這種嚴重依賴源於NVIDIA過去20年來建立的平行運算平台與編程模型CUDA(Compute Unified Device Architecture)生態系霸權，
全球超過600萬名開發者深陷於CUDA高度優化的深度學習函式庫之中，造成極高的技術轉移成本，上海主要大學的AI實驗室專家指出，
將現有的運算流程遷移到華為自研的異構計算架構CANN(Compute Architecture for Neural Networks)上，將導致整個專案的研發時間與工程成本暴增至少50%，
第一線工程師反饋更指出，CANN現階段存在工作流過於複雜、編譯不穩定、技術文件不齊全等致命問題，短期內根本無法在其大陸內部動搖CUDA的效能

為了擺脫被CUDA架構全面封鎖的困境，大陸軟硬體產業目前正嘗試以開源模式與AI Agent進行分散式突圍，
華為宣稱其主導的CANN開源共同建構計畫(CANN Open Source Co-construction)已加速整合主流深度學習框架PyTorch與ONNX，
並派遣工程師進駐大廠協助將代碼移植至Ascend 950等晶片叢集，新興晶片廠亦開發出如MXMaka的轉譯軟體來模擬相容CUDA應用，然而這類轉譯在實際運行時效率往往暴跌數倍，
更面臨NVIDIA的商業授權法律風險，雖然近期由DeepSeek與華為結盟並於2026年9月底宣布支援Ascend 950的區塊級圖形晶片編程語言TileLang，試圖透過自動化編譯簡化核心代碼優化，
且民間也發表CUDA Agent模型來自動撰寫核心程式(Kernel)，但整體技術實用性仍處於早期摸索階段

臺灣智庫DSET(民主網絡科技文明研究院)的分析報告指出，這種試圖以大量晶片進行堆疊串聯(Stacking)來彌補單晶片效能不足的以量補質策略，在軟體調度上面臨極大硬傷，
在面對尖端大型語言模型(LLM)的大規模訓練時，其分散式調度軟體的落後，將導致晶片與晶片之間的通訊大幅延遲、內部嚴重損耗，並引發極高的硬體出錯與報錯率，
這種帳面算力高、實際算力低下的軟體工程脫節，是2026年大陸自研GPU產業依然無法將硬體產能轉化為實質生產力的核心關鍵

WingStar
路人甲乙丙

Taiwan
4620 Posts

Posted - 11/03/2026 : 19:55:58

https://www.eetimes.com/why-custom-silicon-matters-in-ai-data-centers/
https://en.sedaily.com/international/2026/07/20/why-big-tech-builds-its-own-chips-data-centers-and-ai
https://internationalfinance.com/technology/big-techs-silicon-shift-designing-own-ai-chips/

全球人工智慧資料中心正迎來全面性的硬體轉型，各大雲端服務供應商(Cloud Service Provider，CSP)為了奪回硬體自主權，紛紛將資本支出砸向自主研發晶片，
目前輝達(NVIDIA)在資料中心圖形處理器(Graphics Processing Unit，GPU)市場掌控80%至90%的極高市佔率，導致硬體採購面臨嚴重的供應鏈斷層與漫長交期，
為此，包含微軟、亞馬遜、Google及Meta在內的科技巨擘，近年針對人工智慧基礎設施所編列的年度資本支出已突破500億美元，這場自主研發晶片的運動，
核心目的就是為了打破單一供應商的市場壟斷，避免企業的發展命脈完全受制於人

從營運效率與財務成本的層面來看，客製化晶片更是資料中心永續營運的決定性因素，雖然輝達的通用型GPU擁有強大的全方位算力，但每顆高階晶片售價3萬至4萬美元，
且運作功耗動輒超過700W，對大規模資料中心造成極為沈重的電力與散熱負擔，相較之下，客製化晶片，亦即特定應用積體電路(Application-Specific Integrated Circuit，ASIC)，
是專為特定的人工智慧演算法量身打造，剃除通用型晶片中不需要的運算電路，這種設計能讓晶片在執行特定的訓練(Training)或推論(Inference)工作時，提升3到5倍的能源效率，
並將硬體購置成本大幅降低，成為巨頭們在人工智慧軍備競賽中的致勝關鍵

到第 頁，共 6頁

標題

前頁

發表新標題

回覆本標題

友善列印

直接前往:

MDC第二論壇